Pakket: verilator (3.916-1build1)
Verwijzigingen voor verilator
Trisquel bronnen:
Het bronpakket verilator downloaden:
Beheerder:
Original Maintainers:
- Debian Electronics Team (Mailarchief)
- أحمد المحمودي (Ahmed El-Mahmoudy)
Externe bronnen:
- Homepage [www.veripool.org]
Vergelijkbare pakketten:
fast free Verilog simulator
Verilator is the fastest free Verilog HDL simulator, and beats many commercial simulators. It compiles synthesizable Verilog (not test-bench code!), plus some PSL, SystemVerilog and Synthesis assertions into C++ or SystemC code. It is designed for large projects where fast simulation performance is of primary concern, and is especially well suited to generate executable models of CPUs for embedded software design teams.
Andere aan verilator gerelateerde pakketten
|
|
|
-
- dep: libc6 (>= 2.14)
- GNU C Library: Shared libraries
Ook een virtueel pakket geboden door: libc6-udeb
-
- dep: libgcc1 (>= 1:3.0)
- GCC support library
-
- dep: libstdc++6 (>= 5.2)
- GNU Standard C++ Library v3
-
- sug: gtkwave
- VCD (Value Change Dump) file waveform viewer
-
- sug: systemc
- Pakket niet beschikbaar