[ Pakiet źródłowy: verilator ]
Pakiet: verilator (4.028-1)
Odnośniki dla verilator
Zasoby systemu Trisquel:
- Install using apturl
- Entry at directory.fsf.org
- Raporty o błędach
- Changelog
- Informacje nt. praw autorskich
Pobieranie pakietu źródłowego verilator:
Opiekun:
Original Maintainers:
- Debian Electronics Team (Archiwum e-mail)
- أحمد المحمودي (Ahmed El-Mahmoudy)
Zasoby zewnętrzne:
- Strona internetowa [www.veripool.org]
Podobne pakiety:
fast free Verilog simulator
Verilator is the fastest free Verilog HDL simulator, and beats many commercial simulators. It compiles synthesizable Verilog (not test-bench code!), plus some PSL, SystemVerilog and Synthesis assertions into C++ or SystemC code. It is designed for large projects where fast simulation performance is of primary concern, and is especially well suited to generate executable models of CPUs for embedded software design teams.
Inne pakiety związane z verilator
|
|
|
-
- dep: libc6 (>= 2.29)
- GNU C Library: Shared libraries
również pakiet wirtualny udostępniany przez libc6-udeb
-
- rec: libsystemc-dev
- Development files for SystemC library
-
- sug: gtkwave
- VCD (Value Change Dump) file waveform viewer
Pobieranie verilator
| Architektura | Rozmiar pakietu | Rozmiar po instalacji | Pliki |
|---|---|---|---|
| amd64 | 4 419,3 KiB | 19404 KiB | [lista plików] |
| armhf | 3 610,8 KiB | 12253 KiB | [lista plików] |